Unai Garro Arrazolaren tesi defentsa

Atzera

Unai Garro Arrazolaren tesi defentsa

TESIA

Unai Garro Arrazolaren tesi defentsa

Tesiaren izenburua: “Methodology for the Accelerated Reliability Analysis and Prognosis of Underground Cables based on FPGA”. SOBRESALIENTE kalifikazioa eta CUM LAUDE eta DOCTOR INTERNACIONAL mentzioak lortu ditu.

2020·01·22

$titulo.getData()


  • Tesiaren izenburua: “Methodology for the Accelerated Reliability Analysis and Prognosis of Underground Cables based on FPGA”.
  • Doktoretza programa: INGENIARITZA MEKANIKOAN ETA ENERGIA ELEKTRIKOAN DOKTOREGO PROGRAMA.
  • Tesi zuzendariak: Eñaut Muxika Olasagasti, Jose Ignacio Aizpurua Unanue.
  • Epaimahaia:
    • Mahaiburua: Brian G. Stewart (University of Strathclyde)
    • Mahaikidea: Rafael Peña Alzola (University of Strathclyde)
    • Mahaikidea: Xose M. Lopez Fernandez (Universidad de Vigo)
    • Mahaikidea: Ian Paul Gilbert (Ormazabal Corporate Technology)
    • Idazkaria: Gonzalo Abad Biain (Mondragon Unibertsitatea)

Laburpena

Energia elektrikoaren banaketa-sare elektriko konfidagarriek fidagarritasun maila altuak eskatzen dituzte, eta honek beraien mantenketa kostuen igoera dakar. Kostu hauen arrazoia beraien bizitzan goizegi egiten diren mantenketa prozesuei dagokie askotan, eta hauek eragoztea posible da, ekipamenduaren monitorizazioa eginez eta sistemaren etorkizuneko eboluzioa aurrez estimatuz (prognosia).

Tesi honen helburua lurpeko tentsio altu eta ertaineko Cross-Linked Polyethylene (XLPE) kable sistemen eboluzioa eta geratzen zaien bizitza aurreikusiko duten metodo egokiak definitzea izango da, banaketa-sare elektriko baten barruan, ondoren mantenketa prozesu optimo bat ahalbidetuko duena.

Hala ere, sistema hauek oso jokaera dinamikoa daukate. Konponente ezberdinek beraien artean elkar eragiten dute eta degradatu egiten dira denboran eta erabileraren ondorioz. Estatistika hauen soluzio analitikoa lortzea ezinezkoa da gaur egun, eta errekurtso asko eskatzen dituen simulazio luzeak behar ditu zenbakizko erantzun bat lortzeko, arkitektura paralelo aurreratuak erabili arren.

Field Programmable Grid Array (FPGA)k prozesu estokastiko hauen simulazioa azkartzeko erabil daitezke, baina lurpeko kableen degradazio prozesuen modelo fisikoak FPGA exekuziorako egokitzea konplexua izan daiteke. Beraz, tesi honek FPGA baten logika programagarrian azeleratu ahal izateko egokitua izan den degradazio elektrotermiko modelo baten oinarritutako monitorizazio eta prognosi metodologia bat proposatzen du.