Curso en Diseño de lógica programable en FPGA/System-on-Chips en lenguaje VHDL

Dirigido a

Responsables que necesiten valorar el trabajo realizado por su equipo de desarrollo de circuitos digitales.
Ingenieros que necesiten obtener o refrescar conocimientos básicos sobre el diseño de circuitos digitales.

Programa

Introducción.
Unidades de Diseño de VHDL.
Datos escalares y compuestos.
Operadores VHDL.
Concurrencia en VHDL.
Estructuras de control condicional.
Tipos de dato complejos: Atributos de tipos y objetos.
Tipos de dato personalizados: Tipos y subtipos.
Estructuras jerárquicas.
Circuitos secuenciales y gestión de reset.
Método para desarrollo de máquinas de estado finito (FSM).
Testeo y validación de diseños VHDL en simulación: Testbench-es.
Subprogramas en VHDL: funciones y procedimientos.
Librerías y paquetes VHDL.

Profesorado

Garro Arrazola, Unai
Muxika Olasagasti, Eñaut

Calendario

11/01/2027 - 15/01/2027

Lunes-Martes-Miércoles-Jueves-Viernes - Fecha y horario flexibles. Se podrán adecuar en función de los asistentes

09:00-13:00