ECTS/orduak
20 ORDU
Egutegia
2027/01/11 - 2027/01/15
As-At-Az-Og-Or - Data eta ordutegi flexibleak. Beharren arabera egokitu daitezke.
Tokia
Hizkuntza
Gaztelania
Modalitatea
Aurrez aurrekoa
Prezioa
900 €
Helburuak
VHDL lengoaiaren beharrezko ezagutzak lortzea FPGA/SoCs zirkuituen programaziorako.FPGA/SoCs en zirkuituak garatzeko, probatzeko eta baliozkotzeko ezagutzak lortzea.
Nori zuzendua
Zirkuitu digitalak garatzeko taldeak egindako lana baloratu behar duten arduradunak.Zirkuitu digitalen diseinuari buruzko oinarrizko ezagutzak lortu edo freskatu behar dituzten ingeniariak.
Programa
Sarrera.VHDL diseinu-unitateak.
Datu eskalarrak eta konposatuak.
VHDL eragileak.
Konkurrentzia VHDLn.
Baldintzapeko kontroleko egiturak.
Datu-mota konplexuak: moten eta objektuen atributuak.
Datu mota pertsonalizatuak: motak eta azpimotak.
Egitura hierarkikoak.
Zirkuitu sekuentzialak eta reset kudeaketa.
Egoera finituko makinak (FSM) garatzeko metodoa.
VHDL diseinuak simulazioan testatu eta balidatzea: Testbench-es.
VHDLko azpiprogramak: funtzioak eta prozedurak.
Liburutegiak eta VHDL paketeak.
Irakasleak
Garro Arrazola, UnaiMuxika Olasagasti, Eñaut
Egutegia
2027/01/11 - 2027/01/15
Astelehena-Asteartea-Asteazkena-Osteguna-Ostirala - Data eta ordutegi flexibleak. Beharren arabera egokitu daitezke.
09:00-13:00